Проектирование печатной платы является важной и трудоемкой задачей, и любые возникающие проблемы требуют от инженеров изучения всего проекта, сети за сетью, компонента за компонентом. Можно сказать, что проектирование печатных плат требует не меньшего внимания, чем проектирование микросхем.
Типичный процесс проектирования печатной платы состоит из следующих шагов.
Первые три шага занимают больше всего времени, потому что проверка схемы выполняется вручную. Представьте себе плату SoC с 1000 или более соединений. Ручная проверка каждого провода — долгая и утомительная задача. На самом деле практически невозможно проверить каждый отдельный провод, что может привести к проблемам с конечной платой, таким как неправильные провода, подвешенные узлы и т.д.
Этап схематического захвата обычно сталкивается со следующими типами проблем.
● Подчеркните ошибки: например, APLLVDD и APLL_VDD.
● Проблемы с учетом регистра: например, VDDE и vdde.
● Орфографические ошибки.
● Проблемы с коротким замыканием сигнала
● И многое другое
Чтобы избежать этих ошибок, должен быть способ проверить всю схему за несколько секунд. Этот метод может быть реализован с помощью схематического моделирования, которое все еще редко встречается в текущем процессе проектирования платы. Схематическое моделирование позволяет наблюдать конечный результат в необходимых узлах, что позволяет автоматически проверять все проблемы с подключением.
Это объясняется ниже на примере проекта.
Рассмотрим типичную блок-схему печатной платы.
фигура 1
В сложной конструкции платы количество соединений может достигать тысяч, и очень небольшое количество изменений, скорее всего, потребует много времени на проверку.
Схематическое моделирование не только экономит время проектирования, но также улучшает качество платы и повышает эффективность всего процесса.
Типичное тестируемое устройство (DUT) имеет некоторые из следующих сигналов.
фигура 2
ИУ будет иметь различные сигналы после некоторой предварительной настройки и имеет различные модули, такие как регуляторы, операционные усилители и т. д., для настройки сигнала. Рассмотрим пример сигнала питания, полученного через регулятор напряжения.
Рисунок 3: Схема образца платы.
Для проверки взаимосвязей соединений и выполнения общей проверки используется схематическое моделирование. Схематическое моделирование состоит из создания схемы, создания испытательного стенда и моделирования.
Во время создания тестового стенда на необходимые входы подается сигнал возбуждения, а затем выходные результаты наблюдают в интересующей сигнальной точке.
Вышеупомянутый процесс может быть реализован путем подключения зондов к узлам, за которыми нужно наблюдать. Узловые напряжения и формы сигналов могут указать, есть ли в схеме ошибки или нет. Все сигнальные соединения проверяются автоматически.
Рисунок 4: Схематический испытательный стенд и значения моделирования для каждого узла.
Давайте посмотрим на часть приведенной выше диаграммы, где хорошо видны узлы и прощупываемые напряжения.
Таким образом, с помощью моделирования мы можем непосредственно наблюдать за результатами и подтверждать правильность схемы платы. Кроме того, исследование изменений конструкции может быть достигнуто путем тщательной настройки сигнала возбуждения или значений компонентов. Таким образом, схематическое моделирование экономит много времени дизайнерам досок и контролерам и увеличивает шансы на правильность дизайна.
Статья воспроизведена из сети, если есть какие-либо нарушения, пожалуйста, свяжитесь с нами, чтобы удалить, спасибо.